½ºÅ©·¦
Ã⼮üũ
1:1¹®ÀÇ
ȸ¿øÃ£±â
·Î±×ÀÎ
l
ȸ¿ø°¡ÀÔ
l
Àå¹Ù±¸´Ï
°ø¹«¿ø
,
´ëÇаÁÂ
,
ÆíÀÔ¼öÇÐ
,
°ø¾÷¼öÇÐ
,
ÀÚ°ÝÁõ
´ëÇÐ(°ø¾÷) ¼öÇÐ
ȸ·Î(¸Á)ÀÌ·Ð/½Ç½À
µðÁöÅÐ ÀÌ·Ð/½Ç½À
½ÅÈ£ ¹× ½Ã½ºÅÛ
È®·ü ¹× Åë°è
ÇÁ·Î±×·¡¹Ö/OS
Simulation Åø
ÀüÀÚ±âÇÐ-M/W
ÀüÀÚȸ·Î(°øÇÐ)
ÀÓº£µðµå(¸¶ÀÌÄÄ)
CAD(·¹À̾ƿô)
(Á¤º¸) Åë½Å°øÇÐ
ÀüÀÚ°èÃø±â »ç¿ë¹ý
Àü±â/ÀüÀÚ/Åë½Å
ÄÄÇ»ÅÍ ±¸Á¶ ÀϹÝ
Àü±âºÐ¾ß
ÀüÀںоß
(Á¤º¸) Åë½ÅºÐ¾ß
Á¤º¸±â¼úºÐ¾ß
ÄÄÇ»ÅÍ È°¿ëºÐ¾ß
½ÅÀç»ý¿¡³ÊÁö ºÐ¾ß
¹Î°£ÀÚ°ÝÁõ ºÐ¾ß
±âŸ ÀÚ°ÝÁõ ºÐ¾ß
Àü±âºÐ¾ß
ÀüÀںоß
(Á¤º¸) Åë½Å
Á¤º¸±â¼úºÐ¾ß
ÄÄÇ»ÅÍȰ¿ë
½ÅÀç»ý¿¡³ÊÁö
¹Î°£ÀÚ°ÝÁõ
±âŸ ÀÚ°ÝÁõ
9±Þ °ø¹®¿ø
7±Þ °ø¹®¿ø
°øÃ¤/±º¹«¿ø
±âŸ
ÆíÀÔ¼öÇÐ
ÆíÀÔ¿µ¾î
ÆíÀÔ(Àü°ø) ºÐ¾ß
±âŸ
ÀÓº£µðµå(¸¶ÀÌÄÄ)
CPLD/FPGA
·Îº¿Á¦¾îºÐ¾ß
ÀÀ¿ë ÇÁ·ÎÁ§Æ®
Á¹¾÷ÀÛǰÀü
±âŸ
Åë½Åȸ·Î ½ÇÇè
ÀüÀÚȸ·Î ½ÇÇè
µðÁöÅÐȸ·Î ½ÇÇè
±âÃÊȸ·Î ½ÇÇè
ÀÀ¿ëȸ·Î ½ÇÇè
±âŸ
ÀÚÀ¯°Ô½ÃÆÇ
°ÁÂÈıâ
IT ´º½º
ÀÚ°ÝÁ¾ÇÕ¼ö±â
³ª¸¸ÀÇ Å¬·¡½º
°ø¿¬¼Ò½Ä
¿äûÇÕ´Ï´Ù.
Á¤º¸°øÀ¯
°øÁö»çÇ×
1:1¹®ÀÇ
ÀÚÁÖÇÏ´ÂÁú¹®
Áú¹®°ú´äº¯
±¤°í¹®ÀÇ
°áÁ¦°ü·Ã¹®ÀÇ
Á¦ÈÞ¹®ÀÇ
´ëÇаÁÂ
´ëÇÐ(°ø¾÷) ¼öÇÐ
ȸ·Î(¸Á)ÀÌ·Ð/½Ç½À
µðÁöÅÐ ÀÌ·Ð/½Ç½À
½ÅÈ£ ¹× ½Ã½ºÅÛ
È®·ü ¹× Åë°è
ÇÁ·Î±×·¡¹Ö/OS
Simulation Åø
ÀüÀÚ±âÇÐ-M/W
ÀüÀÚȸ·Î(°øÇÐ)
ÀÓº£µðµå(¸¶ÀÌÄÄ)
CAD(·¹À̾ƿô)
(Á¤º¸) Åë½Å°øÇÐ
ÀüÀÚ°èÃø±â »ç¿ë¹ý
ÀÚ°ÝÁõ °ÁÂ
Àü±âºÐ¾ß
ÀüÀںоß
(Á¤º¸) Åë½ÅºÐ¾ß
Á¤º¸±â¼úºÐ¾ß
ÄÄÇ»ÅÍ È°¿ëºÐ¾ß
½ÅÀç»ý¿¡³ÊÁö ºÐ¾ß
¹Î°£ÀÚ°ÝÁõ ºÐ¾ß
±âŸ ÀÚ°ÝÁõ ºÐ¾ß
ÀÚ°Ý ±âÃâ¹®Á¦
Àü±âºÐ¾ß
ÀüÀںоß
(Á¤º¸) Åë½Å
Á¤º¸±â¼úºÐ¾ß
ÄÄÇ»ÅÍȰ¿ë
½ÅÀç»ý¿¡³ÊÁö
¹Î°£ÀÚ°ÝÁõ
±âŸ ÀÚ°ÝÁõ
°ø¹«¿ø/°øÃ¤
9±Þ °ø¹®¿ø
7±Þ °ø¹®¿ø
°øÃ¤/±º¹«¿ø
±âŸ
ÆíÀÔ½ÃÇè °ÁÂ
ÆíÀÔ¼öÇÐ
ÆíÀÔ¿µ¾î
ÆíÀÔ(Àü°ø) ºÐ¾ß
±âŸ
À¯ÀúÇÁ·ÎÁ§Æ®
ÀÓº£µðµå(¸¶ÀÌÄÄ)
CPLD/FPGA
·Îº¿Á¦¾îºÐ¾ß
ÀÀ¿ë ÇÁ·ÎÁ§Æ®
Á¹¾÷ÀÛǰÀü
±âŸ
±³À°±âÀÚÀç
Åë½Åȸ·Î ½ÇÇè
ÀüÀÚȸ·Î ½ÇÇè
µðÁöÅÐȸ·Î ½ÇÇè
±âÃÊȸ·Î ½ÇÇè
ÀÀ¿ëȸ·Î ½ÇÇè
±âŸ
Ä¿¹Â´ÏƼ
ÀÚÀ¯°Ô½ÃÆÇ
°ÁÂÈıâ
IT ´º½º
ÀÚ°ÝÁ¾ÇÕ¼ö±â
³ª¸¸ÀÇ Å¬·¡½º
°ø¿¬¼Ò½Ä
¿äûÇÕ´Ï´Ù.
Á¤º¸°øÀ¯
°í°´Áö¿ø
°øÁö»çÇ×
1:1¹®ÀÇ
ÀÚÁÖÇÏ´ÂÁú¹®
Áú¹®°ú´äº¯
±¤°í¹®ÀÇ
°áÁ¦°ü·Ã¹®ÀÇ
Á¦ÈÞ¹®ÀÇ
Ȩ > ȸ»ç¼Ò°³